Tytuł artykułu

A new algorithm for generating integer partitions and its parallel implementations on CPU and FPGA

Tytuł czasopisma

International Journal of Electronics and Telecommunications

Rocznik

2025

Wolumin

vol. 71

Numer

No 4

Autorzy

Nałęcz, Marek ; Mazurek, Gustaw

Afiliacje

Nałęcz, Marek : Faculty of Electronics and Information Technology, Warsaw University of Technology, Poland ; Mazurek, Gustaw : Faculty of Electronics and Information Technology,Warsaw University of Technology, Poland

Słowa kluczowe

parallel combinatorial algorithms ; integer partitions ; field-programmable gate arrays ; bitwise operations

Wydział PAN

Nauki Techniczne

Zakres

1-8

Wydawca

Polish Academy of Sciences Committee of Electronics and Telecommunications

Data

22.10.2025

Typ

Article

Identyfikator

DOI: 10.24425/ijet.2025.155467 ; eISSN 2300-1933 (since 2013) ; ISSN 2081-8491 (until 2012)